PCB Design Rule, Trace와 Spacing

PCB Design Rule (설계 규칙) 정리

PCB(Printed Circuit Board) 설계에서는 전기적 성능, 제조 가능성, 신뢰성을 고려하여 Design Rule을 설정해야 합니다. Design Rule은 일반적으로 신호 무결성(Signal Integrity), 전력 무결성(Power Integrity), EMI/EMC, 제조 공정 등을 고려하여 정해집니다.

---

1. 기본적인 PCB 설계 규칙

(1) Trace Width (트레이스 폭)

• 전류 용량과 신호 속도에 따라 결정됨
• 일반 신호: 75μm(3mil) ~ 150μm(6mil)
• 고속 신호 (USB, PCIe, DDR, MIPI 등): 50μm(2mil) ~ 100μm(4mil)
• 전력 라인 (Power Rail): 250μm(10mil) 이상 (전류 요구량에 따라 증가)

(2) Trace Spacing (트레이스 간격)

• 크로스토크(Crosstalk) 및 EMI 방지를 위해 최소 간격 유지 필요
• 일반 신호 간격: 75μm(3mil) ~ 150μm(6mil)
• 고속 차동 신호 (MIPI, PCIe, USB 등): 25μm(1mil) ~ 75μm(3mil)
• 고전압 전력선 간격: 500μm(20mil) 이상

(3) Via Design (비아 설계)

• 신호 무결성을 유지하면서 PCB 레이어 간 연결을 제공
• 일반 비아 (Through-hole via): 0.2mm ~ 0.4mm (제조사의 최소 가능 크기 확인 필요)
• Micro via (HDI 설계): 0.1mm ~ 0.2mm
• Back-drilling (Stub 제거): 고속 신호에서 필요

(4) Impedance Control (임피던스 제어)

• 신호 전송 품질을 유지하기 위해 특정 임피던스를 유지해야 함
• Single-ended Signal: 50Ω
• Differential Pair (차동 신호): 85Ω ~ 100Ω
• PCB Stack-up에 따라 Trace Width 및 Spacing을 조정하여 목표 임피던스 유지

---

2. 고속 신호(High-Speed Signal) 설계 규칙

(1) Differential Pair (차동 신호) 설계

• MIPI, USB, PCIe, SATA 등 고속 신호는 차동 신호로 설계됨
• 차동 신호 간격(Spacing)을 일정하게 유지해야 함
• 예제: 75μm(3mil) Trace Width, 25μm(1mil) Spacing

(2) High-Speed Signal Routing (고속 신호 배선)

• Via 사용 최소화 (Stub 발생 방지)
• Signal Layer와 Ground Plane 간 거리를 조절하여 EMI 방지
• Layer Stack-up 조정: 고속 신호는 Signal-Ground-Signal 구조 사용

(3) Return Path Optimization (리턴 패스 최적화)

• 고속 신호는 GND Plane을 통해 리턴 경로를 제공해야 함
• GND Plane의 연속성 확보 필요
• Via 주변에서 리턴 패스를 깨지 않도록 디자인

---

3. 전력 무결성(Power Integrity) 및 EMI/EMC 설계 규칙

(1) Power Plane (전원 레이어)

• 전원과 GND는 큰 면적의 Plane(전원층)으로 배치하여 저항과 임피던스를 최소화해야 함
• Power Plane과 Ground Plane을 최대한 가까이 배치하여 노이즈 감소
• Decoupling Capacitor(디커플링 커패시터) 배치 최적화

(2) EMI/EMC 고려 사항

• 신호 루프 면적을 최소화하여 EMI 방지
• High-Speed Signal은 반드시 GND Plane 위에 배치
• PCB 가장자리(Edge)에 GND Guard Ring 배치하여 EMI 최소화

---

4. PCB 제조 공정(Manufacturing Constraints)

(1) 최소 설계 규칙 (Typical PCB Design Constraints)

항목일반적인 값

최소 Trace Width	75μm (3mil)
최소 Trace Spacing	75μm (3mil)
Via 크기 (일반)	0.2mm ~ 0.4mm
Via 크기 (HDI, Micro Via)	0.1mm ~ 0.2mm
BGA 패드 간 최소 간격	0.4mm (400μm)
PCB 두께	1.0mm ~ 1.6mm

(2) PCB Layer Stack-up 예제

Layer내용

Top Layer (L1)	신호층 (High-Speed Routing)
GND Layer (L2)	연속적인 GND Plane
Inner Layer 1 (L3)	전원층 (Power Plane)
Inner Layer 2 (L4)	저속 신호 Routing
Bottom Layer (L5)	신호층 (Low-Speed Routing)

---

5. PCB 설계 시 주의해야 할 사항

✅ 신호 무결성 (Signal Integrity)

• 고속 신호(USB 3.0, PCIe, DDR 등)는 반드시 임피던스 제어(Controlled Impedance) 유지
• Differential Pair는 일정한 간격을 유지하고 길이 매칭 수행

✅ 전력 무결성 (Power Integrity)

• 전원 공급을 위한 충분한 Copper Plane 확보
• Decoupling Capacitor(디커플링 캐패시터)를 최적의 위치에 배치

✅ EMI/EMC 고려

• 신호 루프 면적을 최소화하여 EMI 방지
• 신호가 PCB Edge를 넘지 않도록 배선 설계

✅ PCB 제조 가공 가능 여부 확인

• 제조사가 제공하는 최소 Trace Width / Spacing 확인
• Too fine-pitch (너무 좁은 배선) 사용 시 비용 증가 가능성 고려

---

6. 결론

PCB 설계에서 Design Rule을 준수하는 것은 제품의 신뢰성과 제조 가능성을 높이는 핵심 요소입니다.
특히 고속 신호(High-Speed Signal) 설계, 차동 신호(Differential Pair), 전력 무결성(Power Integrity), EMI/EMC 고려는 매우 중요합니다.

📌 핵심 요약

✅ Trace Width: 75μm(3mil) ~ 150μm(6mil)
✅ Trace Spacing: 75μm(3mil) ~ 150μm(6mil)
✅ Differential Pair: 25μm(1mil) ~ 75μm(3mil) 유지
✅ Impedance Control: 50Ω (Single-ended), 90~100Ω (Differential)
✅ Manufacturing Limits: PCB 제작사의 최소 가공 한계 확인
✅ Power/GND Plane: 넓은 면적 확보하여 전력 무결성 유지

---

고속 신호 전송이 필요한 PCB 설계에서는 트레이스(Trace) 폭, 간격(Spacing), 임피던스 제어(Controlled Impedance) 등이 매우 중요합니다.
아래는 인터뷰에서 다루어진 내용과 함께 PCB 설계 시 고려해야 할 주요 사항들을 정리한 것입니다.

---

1. PCB Trace 폭(Trace Width)과 간격(Spacing)의 기본 개념

PCB에서 트레이스(Trace)는 전류를 전달하는 구리 경로이며, 설계 시 다음과 같은 요소들을 고려해야 합니다.

✅ Trace Width (트레이스 폭):

• 일반적인 신호: 75μm(3mil) ~ 150μm(6mil)
• 고속 신호: 50μm(2mil) ~ 100μm(4mil)
• 전력 라인: 250μm(10mil) 이상

✅ Trace Spacing (트레이스 간격):

• 일반적인 신호 간격: 75μm(3mil) ~ 150μm(6mil)
• 고속 차동 신호(MIPI, PCIe 등): 25μm(1mil) ~ 75μm(3mil)
• 전력 라인 간격: 250μm(10mil) 이상

✅ Controlled Impedance (임피던스 제어):

• 고속 데이터 라인의 경우, 일정한 임피던스를 유지해야 신호 품질을 보장할 수 있음
• 일반적으로 50Ω (Single-ended), 90Ω~100Ω (Differential Pair)로 설계
• PCB 층 구조(Stack-up)와 유전체(Dk 값)에 따라 달라짐

---

2. 주요 내용과 고려 사항

① Differential Pair (차동 쌍) 설계

• 차동 신호(예: MIPI, USB, SATA 등)는 두 개의 트레이스를 쌍으로 설계하여 노이즈를 줄임
• 트레이스 간 간격을 좁게 하여 커플링 효과를 높이고, 신호 무결성을 유지해야 함
• 예제: 75μm 트레이스 폭, 25μm 간격 (3mil / 1mil)

② High-Speed Signal (고속 신호) 설계

• MIPI CSI, USB 3.0, PCIe, DDR 등의 고속 신호는 50~100Ω의 임피던스를 유지해야 함
• 트레이스의 두께 및 폭이 임피던스에 미치는 영향을 고려하여 설계
• IC 패키지(BGA)에서 Fan-out을 고려하여 트레이스 경로를 최적화

③ PCB 제조 가공 한계

• 일반적인 PCB 제조 업체는 75μm(3mil) Trace / 75μm(3mil) Spacing을 최소 사양으로 제공
• 고밀도(HDI) PCB의 경우 50μm(2mil) Trace / 50μm(2mil) Spacing도 가능
• 너무 좁은 간격을 유지하면 제조 단가가 상승하고, 생산성이 떨어질 수 있음

---

3. 설계 시 주의해야 할 사항

설계 항목고려 사항

Trace Width	신호 전송 속도와 전류 용량에 맞게 결정
Trace Spacing	크로스토크(Crosstalk) 최소화를 위해 충분한 간격 확보
Differential Pair	일정한 간격 유지(예: 25μm) 및 동일한 길이로 매칭(Lengh Matching)
Impedance Control	50Ω (Single-ended), 90~100Ω (Differential) 유지
Manufacturing Limits	제조사가 지원하는 최소 Trace / Spacing 확인
Via Design	고속 신호 경로에서는 Stub 최소화 (Back-drilling 적용)

---

4. 실제 적용 예시

🎯 MIPI CSI (이미지 센서 인터페이스) PCB 설계 예시

• Trace Width: 75μm (3mil)
• Trace Spacing: 25μm (1mil)
• Differential Impedance: 90Ω ~ 100Ω
• Via 사용 최소화 및 Fan-out 패턴 최적화
• PCB Stack-up 고려: 신호층(Signal Layer)과 전원층(Power Layer) 간 간격 조정

🎯 USB 3.0 / PCIe (고속 데이터 인터페이스)

• Trace Width: 100μm (4mil)
• Trace Spacing: 50μm (2mil)
• Differential Impedance: 85Ω ~ 90Ω
• Ground Plane 충분히 확보하여 EMI 최소화

---

5. 결론

PCB 설계에서 Trace Width와 Spacing은 신호 품질 및 제조 공정에 큰 영향을 미칩니다.

고속 신호(USB, MIPI, PCIe, DDR 등)를 설계할 때는 차동 신호의 간격 유지, 임피던스 제어, PCB 제조 가능 여부를 반드시 고려해야 합니다.

 

Top 5 PCB Design Layout Guidelines You Need to Know | PCB Design Blog | Altium